這將是Chiplet的最大挑戰(zhàn)？

半導體行業(yè)觀察

+ 關注

2022-03-10 14:32

1459次閱讀

在正在到來的后摩爾時代，芯片先進制程逐漸突破物理極限，由先前的“如何把芯片變得更小”轉(zhuǎn)變?yōu)?ldquo;如何把芯片封得更小”，先進封裝隨之浮出水面。

另一方面，先進制程帶來的設計成本也水漲船高。IBS首席執(zhí)行官Handel Jones表示，設計28nm芯片的平均成本為4000萬美元。相比之下，設計7nm芯片的成本為2.17億美元，設計5nm芯片的成本為4.16億美元，3nm設計更將耗資5.9億美元。一般公司很難承受。

雙重挑戰(zhàn)下，Chiplet風潮正在來臨。

Chiplet技術是SoC集成發(fā)展到一定程度之后的一種新的芯片設計方式，通過將SoC分成較小的裸片（Die），再將這些模塊化的小芯片（裸片）互連起來，采用新型封裝技術，將不同功能、不同工藝制造的小芯片封裝在一起，成為一個異構集成芯片。

通俗點講，就是把不同功能的芯片單元（可以使用不同的工藝節(jié)點制造，甚至可以由不同的供應商提供）封裝到一個芯片里，快速定制出一個能滿足多種功能需求的芯片產(chǎn)品。Chiplet的興起有望解決工藝提升困難，以及導致的芯片制造成本問題。

芯原股份董事長戴偉民認為，并非每種芯片都需要5nm/7nm這樣的尖端工藝，也不是每一家公司都能負擔的起先進工藝的成本，Chiplet這種將不同工藝節(jié)點的die混封的新形態(tài)或?qū)⑹俏磥硇酒闹匾厔葜弧?/span>

以AMD為例，AMD第二代EPYC服務器處理器Ryzen采用小芯片設計，將先進的臺積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O模塊組合，7nm可滿足高算力的需求，12/14nm則降低了制造成本。同時，采用更成熟制程的I/O模塊還有助于整體良率的提升。

AMD第二代EPYC服務器處理器Ryzen（圖源：technewstube）

Chiplet其實并不是一個新技術，只是在新工藝節(jié)點越來越貴，競爭越來越激烈的半導體市場上，又被重新派上了用場。隨著Chiplet的優(yōu)勢逐漸顯露，它正被微處理器、SoC、GPU和FPGA等更先進和高度集成的半導體器件采用。

多年來，AMD、英特爾、Marvell、ODSA、DARPA和其他公司都逐漸在開發(fā)支持小芯片的設計。隨著越來越多的玩家進入，更多的設計樣本正在推動成本的下降，加速Chiplet生態(tài)發(fā)展。據(jù)Omdia報告，2018年Chiplet市場規(guī)模為6.45億美元，預計到2024年會達到58億美元，2035年則超過570億美元，Chiplet的全球市場規(guī)模正在迎來快速增長。

2018-2024年全球小芯片市場收入（來源：Omdia）

Chiplet互連面臨挑戰(zhàn)

與傳統(tǒng)的單片集成方法相比，Chiplet在許多方面具有優(yōu)勢和潛力。然而，目前Chiplet尚處于起步階段，只有少數(shù)公司擁有開發(fā)這些產(chǎn)品的能力，大多數(shù)企業(yè)還沒有足夠的專業(yè)知識，包括設計能力、die（裸片）、die到die互連和制造策略，這些都使小芯片的進一步發(fā)展帶來困難。

Chiplet的可行性常常受到片間互連的性能、可用性以及功耗和成本問題的限制，各種異構芯片的互連接口和標準的設計在技術和市場競爭方面難以實現(xiàn)性能和靈活性間的平衡。

多年來，業(yè)內(nèi)一直在尋找一種“真正的互連”，以便在單個MCM（Multi Chip Module多芯片模塊）中實現(xiàn)從裸片到裸片的通信，更好的完成數(shù)據(jù)存儲、信號處理、數(shù)據(jù)處理等豐富的功能。如何讓裸片與裸片之間高速互聯(lián)，是Chiplet技術落地的關鍵，也是全產(chǎn)業(yè)鏈目前的一大全新挑戰(zhàn)。

Chiplet技術在物理層中使用的互連接口可以分為以下幾類：

（1）串行接口

從應用程序傳輸距離的角度來看，串行接口包括長/中/短距離的SerDes（LR/MR/VSR SerDes），超短距離（XSR）SerDes和極短距離（USR）SerDes。這將是Chiplet的最大挑戰(zhàn)？

串行接口的分類（a）和應用（b）

LR/MR/VSR SerDes通常用于芯片間連接和芯片與模塊連接，被廣泛用于PCI-E、以太網(wǎng)和RapidIO等通信接口。這些接口的主要特點是可靠，傳輸距離長，成本低以及易于集成。然而，由于這些接口在功耗，面積和延遲方面沒有優(yōu)勢，因此難以支持對此有高要求的高性能芯片的構造。

XSR SerDes為“Die-to-Die”（D2D）和“Die-to-Optical”（D2OE）的互連提供了相應的SerDes標準，現(xiàn)有標準速率正在從50Gbps向100Gbps速率過度。XSR SerDes不需要復雜的均衡算法，不添加FEC也可以較好的控制誤碼率，具有功耗低、面積小、通信協(xié)議靈活的特點，適合在具有端到端FEC的光學設備和裸芯片之間部署。

USR SerDes主要致力于通過2.5D/3D封裝技術在超短距離（10mm級別）上實現(xiàn)芯片對芯片的高速互連通信。由于通信距離短，USR通過高級編碼，多位傳輸和其他技術提供了更好的性能、功耗比和更好的可伸縮性。USR SerDes互連技術的發(fā)展大大減少了半導體芯片之間通信所需的I/O總數(shù)。但USR對傳輸距離的要求又阻礙了Chiplet的大規(guī)模集成。

（2）并行接口

用于Chiplet互連的通用并行接口包括英特爾的AIB/MDIO，臺積電的LIPINCON，ODSA的BoW等，專用于高帶寬存儲之間的互連。

AIB/MDIO：AIB是英特爾推出的一種在小芯片之間傳輸數(shù)據(jù)的接口方案和互連標準。多年來，英特爾一直在生產(chǎn)帶有AIB接口的產(chǎn)品，在其Stratix 10 FPGA上就使用了AIB接口來集成多種不同的小芯片。

作為AIB的升級版本，MIDO提供了更高的傳輸效率，并且響應速度和帶寬密度是AIB的兩倍以上。AIB和MDIO技術主要適用于通信距離短，損耗低的2.5D和3D封裝技術，例如EMIB、Foveros。

英特爾聲稱MDIO和臺積電的LIPINCON水平相當（圖源：Intel）

LIPINCON：LIPINCON是臺積電多年前就開始研發(fā)的裸片之間數(shù)據(jù)互聯(lián)接口技術，通過使用先進的基于硅的互連封裝技術（例如InFO、CoWoS）和時序補償技術，為Chiplet提出的高性能互連接口。LIPINCON可以在沒有PLL/DLL的情況下降低功耗和占用面積。LIPINCON接口包含兩種類型的PHY：PHYC和PHYM，分別用于SoC芯片和存儲器/收發(fā)器芯片。

BoW：ODSA正在定義一個名為Bunch of Wires (BoW)的芯片到芯片接口。BoW接口專注于解決基于有機基板的并行互連問題，BoW有BoW Base，BoW-Fast和BoW-Turbo三種類型，支持不同的傳輸距離和傳輸效率。此外，BoW支持向后兼容，并且對芯片工藝和封裝技術的限制較少，不依賴于先進的基于硅的互連封裝技術，具有廣泛的應用范圍。

此外，HBM(High Bandwidth Memory)接口也屬于并行接口，專門用于存儲器件與die互連的標準。

（3）其它接口

原則上來講，通過適應底層物理層（PHY），可以將傳統(tǒng)接口標準（例如以太網(wǎng)MAC，PCIe等）用于鏈路層的Chiplet傳輸。Tilelink接口協(xié)議、CCIX接口標準以及ISF接口協(xié)議等，都能夠支持Chiplet的芯片對芯片互連。

能夠看到，以上的接口方案都是根據(jù)特定的互連要求進行的設計，有各自的優(yōu)缺點。在大多數(shù)情況下，Chiplet互連解決方案與特定應用直接相關。并行接口如BoW、AIB、HBM能夠提供低功耗、低延遲和高帶寬，但代價是需要在裸片之間連接許多線路，只有使用昂貴的插接器或橋接技術才能滿足布線要求；相對于并行接口，SerDes提供了類似的帶寬，減少了通信所需的I/O總數(shù)和線路長度，但是會增加一些額外的功耗和延遲。

因此，Chiplet設計人員在選擇die-to-die互連之前，要根據(jù)實際應用需求、約束條件和芯片特性，充分考慮其應用的相關要求，選擇合適的接口來實現(xiàn)系統(tǒng)優(yōu)化的目標。

Chiplet互連的布局與嘗試

從行業(yè)發(fā)展來看，第一批基于小芯片的設計是將芯片到芯片互連與自有設備的專有接口相結(jié)合。然而，除了自有產(chǎn)品外，供應商可能想要使用另一家公司的die，但大多數(shù)公司可能不愿意分享芯片的內(nèi)部工作原理。

因此，如何將一家公司的芯片共享給另一家公司？如何將多個不同來源的die之間進行連接和通信？都成了擺在Chiplet面前的挑戰(zhàn)。行業(yè)需要具有開放的互連接口，使不同的芯片能夠相互通信。

到目前為止，上文提到的英特爾開發(fā)的高級接口總線 (AIB)，是市場上為數(shù)不多的開放接口之一，在DARPA的CHIPS項目支持下，英特爾向相關供應商提供了免費的AIB接口許可，許多不同企業(yè)及高校正在用AIB打造小芯片系統(tǒng)。如果AIB未來能夠成為業(yè)界的標準（類似Arm的AMBA總線標準），則將能大大加速Chiplet模式更快的普及。

當然，供應商需要的不止一種芯片到芯片互連方案。除了上述提到的幾種，其他互連技術也正在研發(fā)中，行業(yè)廠商在紛紛布局：

Marvell在推出模塊化芯片架構時采用了Kandou總線接口；
AMD推出的Infinity Fabrie總線互聯(lián)技術，以及用于存儲芯片堆疊互聯(lián)的HBM接口；
Xilinx正在開發(fā)OpenHBI，一種源自HBM標準的片間互連/接口技術；
Momentum 正在推動銅混合鍵合，使用微小的銅對銅連接來連接封裝中的芯片；
NVIDIA推出的用于GPU的高速互聯(lián)NVLink方案；
光互連論壇正在開發(fā)一種稱為CEI-112G-XSR的技術，為小芯片實現(xiàn)高速傳輸?shù)男酒叫酒B接；

這些都是產(chǎn)業(yè)鏈企業(yè)在致力Chiplet實現(xiàn)高速互聯(lián)上的不同嘗試。

此外，ODSA也正在研究多種技術，包括標準芯片到芯片接口、參考設計和工作流程，致力于小芯片設計交換 (Chiplet Design Exchange：CDX) 的早日實現(xiàn)，即可以靈活交易來自不同供應商認證過的小芯片。

ODSA表示：“我們正在編寫一份CDX白皮書，該白皮書將為業(yè)界提供有關構建小芯片模型的指南。其中，建模的一致性是開發(fā)組件能夠在市場上交易的關鍵。但是實現(xiàn)這一目標需要時間和資源，至少在兩三年內(nèi)不會出現(xiàn)小芯片的公開交換。”

可見，統(tǒng)一接口和標準對于Chiplet系統(tǒng)至關重要，但仍有較長的路要走。

圖源：知乎

國內(nèi)方面，也有廠商在此展開動作。芯動科技推出了國產(chǎn)自主標準的INNOLINK Chiplet IP和HBM2E等高性能計算平臺技術，支持高性能CPU/GPU/NPU芯片和服務器；為了讓IP更具象、更靈活的被應用在Chiplet里面，芯原提出了IP as a Chip（IaaC）的理念，旨在以Chiplet實現(xiàn)特殊功能IP從軟到硬的“即插即用”，解決7nm、5nm及以下工藝中性能與成本的平衡，并降低較大規(guī)模芯片的設計時間和風險。

此外，在2020年全球硬科技創(chuàng)新大會上，業(yè)內(nèi)公司和專家共同啟動了Chiplet產(chǎn)業(yè)聯(lián)盟，旨在聯(lián)合AI產(chǎn)業(yè)相關的學術界、產(chǎn)業(yè)界等各方重要力量，共同制定全球Chiplet互聯(lián)標準、共建Chiplet開放平臺，助推Chiplet產(chǎn)業(yè)生態(tài)繁榮。

在Chiplet這塊待開墾肥田沃土上，國內(nèi)外企業(yè)都在加速布局。

寫在最后

開發(fā)通用接口是一項艱巨的任務，因為要考慮各種因素，并且并非所有應用程序都以相同的方式和標準權衡利弊，成本、面積、功耗、帶寬、時延、距離、良率、可伸縮性以及在不同節(jié)點中實現(xiàn)的能力等等，還有EDA工具，更有標準和產(chǎn)業(yè)鏈生態(tài)圈的問題，都是接口技術要考慮的因素。

從行業(yè)現(xiàn)狀來看，當前主流廠商都正在建立獨自的專有標準，然后致力于將自己的標準向全行業(yè)普及。相信未來隨著生態(tài)系統(tǒng)的不斷發(fā)展，對標準的需求的不斷提升，自然會有一部分標準走到前列，影響到行業(yè)。大家都期待著自己能夠在這個過程中走得更快，走得更遠。

一種新的技術不會是一蹴而就的，其突破性發(fā)展需要包括市場的、技術的、戰(zhàn)略的等在內(nèi)的各種契機。Chiplet技術不止是技術層面突破的方向之一，也是行業(yè)領頭者保持先進的策略，更是后發(fā)者，尤其在面臨種種發(fā)展限制下的選擇，有多少被期許，就有多少待攻克。

*免責聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點，半導體行業(yè)觀察轉(zhuǎn)載僅為了傳達一種不同的觀點，不代表半導體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導體行業(yè)觀察。

本文來自微信公眾號 “半導體行業(yè)觀察”（ID：icbank），作者：L晨光，36氪經(jīng)授權發(fā)布。